PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-007163

(43)Date of publication of application: 14.01.1987

(51)Int.CI.

H01L 29/74

(21)Application number : **60–146300**

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:

03.07.1985


(72)Inventor: KIRIHATA FUMIAKI

(54) MANUFACTURE OF GATE TURN OFF THYRISTOR

(57)Abstract:

PURPOSE: To improve the maximum controllable current by setting a segment of the side of low ON voltage near a segment which exhibits the lowest ON voltage of segments of an emitter layer to a disable state, thereby increasing the number of the segments of low ON voltage concentrated with current at turning OFF time.

CONSTITUTION: A silicon wafer 1 has a p-type emitter layer 2, an n-type base layer 3, a p-type base layer 4, and an n-type emitter layer 5, and the layer 5 is formed as many insular projection segments surrounded by the layer 4. The segment having high ON voltage is quickly turned OFF as compared with the segment having low ON voltage at turning off time, and a current flows to the segment having low ON voltage. The number of the segments having low ON voltage controls the highest controllable current of a GTO thyristor. When the ON voltage is measured, the segment having lower ON voltage



is not connected by a common cathode contacting electrode by cutting the cathode electrode 7 of the segment or coating with an insulating film, thereby disabling the operation. Thus, the number n1 of the segment having lower ON voltage is relatively increased as compared with the number n2 of the segment having higher ON voltage.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本 国特許庁(JP)

⑩ 特許出願公開

昭62-7163

四 公 開 特 許 公 報 (A)

@int_Ci_1

識別記号

厅内整理番号

❷公開 昭和62年(1987)1月14日

H 01 L 29/74

7216-5F

審査請求 未請求 発明の数 1 (全4頁)

40発明の名称

ゲートターンオフサイリスタの製造方法

②特 顧 昭60-146300

经出 顧昭60(1985)7月3日

伊発 明 者

同畑 文明

川崎市川崎区田辺新田1番1号 富士電機株式会社内

川崎市川崎区田辺新田1番1号

砂出 願 人 富士電機株式会社

20代 理 人 弁理士 山口 嚴

明 編 書

1. 発明の名称 ゲートターンオフサイリスタの 製造方法

2. 特許請求の範囲

1) 半球体基体の一表面に分散配置されたエミッタ 層のセグメントが隣接するベース層に囲まれてい るゲートターンオフサイリスタの各エミッタ層セ グメント毎にオン電圧を測定し、セグメントのう ちオン電圧の最小に近い側の一部を除いたセグメ ントのみを主婦子に接続することを特徴とするゲ ートターンオフサイリスタの製造方法。

1. 発明の詳細な説明

「発明の属する技術分野」

本発明は、半導体基体の一変面に分散配置されるエミッタ層のセグタントに流れる主電流を、セグメントを取り囲むベース層の領域に備えられたゲート電極から引き抜くゲートターンオフ (以下GTOと記す) サイリスタの製造方法に関する。

【従来技術とその問題点】

GTOサイリスタは最大可耐御電視の大きいこ

【発明の目的】・

本発明はこれに対して素子の電気的特性を損な うことなく、最大可能な健康向上せしめたGT Oサイリスタの製造方法を提供することを目的と する。

【発明の要点】

本発明は、エミッタ層のセグメント局にオン電 圧のばらつきがあり、最大可能復程をはオン電圧 の低いセグメントの本数に支配されるとの図録に基づき、各セグメント低にオン電圧を選定し、セグメントのうちオン電圧の最小に近い側の一部を除くセグメントのみを主稿子と接続することによって上記の目的を達成する。

【発明の実施例】

以下図を引用して本発明の視想となる実験結果 および実施例について説明する。原2図はCTO サイリスタの簡別について説明する。原2図はCTO サイリスタの簡別では、シリコンペース ローエミッタ層 2 の 4 層をおり、ロース ローエッタ層 3 の 4 層をおり、ロース ローエッタ層 4 に関まれた多か ロース の 4 に関する。ロース ロース で 5 の 4 に で 5 と で 7 に で 5 に で 7 と で 2 に で 7 と で 2 に で 7 と で 2 に で 3 に で 4 に で 4 に で 7 に で 3 に で 4 に で 4 に で 4 に で 4 に で 4 に で 4 に で 4 に で 4 に で 5 に で 4 に で 5 に で 4 に で 5 に で

み、電流の集中が起こるので、オン電圧の低いセ グメントのターンオフがますます遅れる。このこ とはオン電圧の低いセグメントの数が、GTOサ イリスタの最大可削御電流を支配していることを 示唆している。

今、ホン電圧の低いセグメントの数を n 。個、 ホン電圧の高いセグメントの数を n 。個とする。 セグメント 1 本の真の最大可制御電技を i 。とし、 オン電圧に依存しないと仮定すると、G T O サイ リスタの最大可制御電技が ! は、

と変わせる。みかけのセグメント1本当たりの最大可動御電波(は、OL式を用いて次のように示す ことができる。

$$i = \frac{n_s}{n_1 + n_2} = \frac{n_s}{n_1 + n_2}$$

n: +n: を大きくとればオン電圧の分布の選野が広がり、n: の数が相対的にn: に比して増すためn: /n: +n: が小さくなる。1。が知られていれば、第3図に示す実調値から四式により

トは極名の関でゲート電極名に電波を流し込むと オフ状態からオン状態に移行し、反対にゲート電 極名から電波を引き抜くとオン状態からオフ状態 に転ずる。

第3回に、第2回に示すような島状突出血層か らなるカソードセグメントの本敷とセグメント1 本当たりに損算した最大可制御電流(GTOサイ リスタの最大可能相望流をセグメント本数で割っ た彼)の関係も〇印で示す。セグメント1本当た りの最大可能都電波は、みかけ上セグメント本数 がふえるとともに彼少している。これは、セグメ ントの間でそのオン電圧にばらつきがあることに よると考えられる。オン電圧の低いセグメントに は、定常オン状態においてさえも他のオン電圧の 高いセグメントに比べて大きな電流が流れている。 ターンオフ時には、オン電圧の高いセグメントは もともと少ない電流しか渡れていないので、オン 電圧の低いセグメントに比べ早くターンオフに転 じる。するとオン電圧の高いセグメントに流れて いた質波が、オン質圧の低いセグメントに増れ込

オン電圧の低いセグメント、すなわち主電流の遮 断に乗終的に寄与したセグメントの個数 n i が後 定できる。この n i を増せばセグメント 1 本当た りの最大可制御電流 i が増加し、G T O テイリス タの最大可制御電流 i の向上がはかれる。これが 本発明の原理である。

第4回にセグメントのオン電圧の分布の一例を示す。オン電圧が最小のセグメントから0.2 V高いオン電圧を持つセグメントのセグメントのは飲ますン電圧の低いセグメントの本数 n. として計算すると、最大可制御電波から20~30 A 程度の電波i。の値が得られる。第3回の●印はこの値と他のGTOテイリスクは料でのオン電圧の表別例とに基づいて計算したセグメント1 本当たりの最大可制御電波を示し、実験値と計算値電波を支配するセグメントがオン電圧最小のものから0.2 V高いオン電圧のものまであるとの仮定がほぼ正しいことを示す。

従って本発明によって、各セグメントごとに 2

個子法の低い何のセグメントを、例えばセグメントを、例えばセグメントを、例えばセグメントを、例えばセグメントのカソード電極を削りとるか総縁膜で度うことは、から、動作不能にすれば、オン電圧の低い方の何のセグメントの敗n,が高い方の例のセグメントの敗n,が高い方の例のセグメントの敗n,に対して相対的に増加し、n,の進少の割合にくらべてn, どは、集4例の02 Vの範囲のオン電圧にあるセグメント数の分布から見て明らかである。

第1回は本発明によりセグメントを動作不能にしたオン電圧の範囲とGTOサイリスタとしての最大可制御電流の関係を示す。機能のオン電圧の範囲は、オン電圧分布のピークの位置にあるオン電圧と最小のオン電圧との観を1として、最小のオン電圧から何ポルト高い所までのオン電圧を持つセグメントを動作不能にしたかを対で表わしたものである。すなわち、オン電圧範囲をわずか2 労動作不能にしただけで、最大可能都電流は20% も増加する。

【発明の効果】

本発明によれば、ベース層に関まれたエミック 層のセグメントのうち最小オン電圧を示すセグメ ントに近いオン電圧の低い側のセグメントを動作 不能の状態にすることにより、ターンオフ時に電 波の集中するオン電圧の低いセグメントの数を増 加させて、GTOサイリスタの最大可制御電波を 増大させることができ、GTOサイリスタの最大 可制御電波の大幅な向上が得られる。

4. 図面の簡単な説明


第1 圏は本発明により動作不能状態にされるカソードセグメントのオン電圧範囲によるG T O サイリスタの最大可制御電流の変化を示す線図、第2 図は本発明の実施されるG T O サイリスタのをグメント 1 本当たりの最大可断御電流とセグメント本数との関係線図、第4 図はG T O サイリスタのカソードセグメントのオン電圧分布曲線である。

しょシリコンウエハ、4:pベース層、5:カ


ソードセグメント、1:カソード電極。

和死人争攻士 山 口







第1页



第 2 図



第3図



第 4 図